


Microprocesseurs S6P - ZG6

DMA : introduction

Contrôleur DMA (Direct Memory Access) : périphérique capable de prendre la place du processeur dans les opérations de transfert de données.


Objectifs :

- Élimination des IRQ qui aboutissent uniquement à ce que le processeur déplace une donnée d'un périphérique vers la mémoire (ou l'inverse).
- Simplification du code et optimisation des communications.




Accès Périphérique vers Mémoire (exemple) :

- Irq du périphérique (donnée à transférer)




Accès Périphérique vers Mémoire (exemple) :

- Irq du périphérique (donnée à transférer)
- Lecture de la donnée par le processeur




Accès Périphérique vers Mémoire (exemple) :


- Irq du périphérique (donnée à transférer)
- Lecture de la donnée par le processeur
- Écriture de la donnée en mémoire



Architecture avec DMA :




Architecture avec DMA :





STM32 :


- 2 contrôleurs DMA avec **8 voies (streams)** (tubes de communication) chacun.
- accès à la matrice d'interconnexion arbitré par un système de priorités configurable logiciel/matériel
- lignes de réception/émission de données connectables aux voies DMA (configuration *request channels*).



Types de transferts possibles :

- **P2M, M2P** : déclenchés par des événements matériels au niveau des coupleurs (par exemple TxNE, RxNE). Le nombre de données échangées est contrôlé :
 - sur la base des événements matériels → mode *Peripheral flow controller*
 - par le *stream* → mode *DMA flow controller* qui définit un nombre d'octets à transmettre
- **M2M** : déclenché de manière logicielle. On spécifie les adresses *src* et *dest* et le nombre d'octets.









1. The DMA1 controller AHB peripheral port is not connected to the bus matrix like DMA2 controller. As a result, only DMA2 streams are able to perform memory-to-memory transfers.

Caractéristiques du tuyau de communication :

- **DIRECT mode** (pas en M2M) : même format de donnée en *src* et *dest*
- **FIFO mode** : 4 mots de 32 bits = $4 \times 4 = 16$ octets
 - formats *src* et *dest* peuvent être différents. Les données sont assemblées/éclatées (*packed/unpacked*) en fonction des formats spécifiés,
 - seuil de dépilement configurable (*FIFO Threshold*)



Caractéristiques du tuyau de communication :

- mode rafale (*burst*) : pour vider la pile par paquets de données, mais contraintes à respecter :


MSIZE	FIFO level	MBURST = INCR4	MBURST = INCR8	MBURST = INCR16	
Byte	1/4	1 burst of 4 beats	forbidden	forbidden	
	1/2	2 bursts of 4 beats	1 burst of 8 beats		
	3/4	3 bursts of 4 beats	forbidden		
	Full	4 bursts of 4 beats	2 bursts of 8 beats	1 burst of 16 beats	
Half-word	1/4	forbidden	forbidden	forbidden	
	1/2	1 burst of 4 beats			
	3/4	forbidden			
	Full	2 bursts of 4 beats	1 burst of 8 beats		
Word	1/4	forbidden	forbidden		
	1/2				
	3/4				
	Full	1 burst of 4 beats			

Caractéristiques des tampons src et dest :

- **adresse fixe** : correspond au registre de données des coupleurs (*Data Register*)
- **adresse auto incrémentée** : +1 (octet), +2 (demi-mot), +4 (mot)


Caractéristiques des tampons src et dest :

- **adresse fixe** : correspond au registre de données des coupleurs (*Data Register*)
- **adresse auto incrémentée** : +1 (octet), +2 (demi-mot), +4 (mot)
- **tampon circulaire** (pas en M2M) :




Caractéristiques des tampons src et dest :

- **adresse fixe** : correspond au registre de données des coupleurs (*Data Register*)
- **adresse auto incrémentée** : +1 (octet), +2 (demi-mot), +4 (mot)
- **tampon circulaire** (pas en M2M) :



- **double tampon** (pas en M2M) :



Interruptions :

- en fin de transfert : important pour synchroniser les transferts avec le code principal,
- traitement des erreurs

Table 35. DMA interrupt requests

Interrupt event	Event flag	Enable control bit
Half-transfer	HTIF	HTIE
Transfer complete	TCIF	TCIE
Transfer error	TEIF	TEIE
FIFO overrun/underrun	FEIF	FEIE
Direct mode error	DMEIF	DMEIE